PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-010569

(43)Date of publication of application: 16.01.1998

(51)Int.CI.

G02F 1/136 G02F 1/1333

(21)Application number : 08-182765

(71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing:

24.06.1996


(72)Inventor: YOSHINARI MASAKI

(54) REFLECTION TYPE LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To make the electric capacity between pixel electrodes and reduce crosstalk by filling gaps between the pixel electrodes, formed corresponding to a pixel array, with a material which is less in specific dielectric constant than a liquid crystal layer.

SOLUTION: On a pixel electrode layer 34, a dielectric layer 53 is formed which fills the gaps 54 between the respective pixel electrodes 43D and covers the pixel electrodes 34D and on the dielectric layer 53, a dielectric mirror 51 which reflects incident light and an orientation film 52 formed of obliquely vapordeposited silicon oxide are laminated in order. For the dielectric layer 53, the dielectric material, for instance SiO2 is used which is much less in specific dielectric constant than the dielectric mirror 51 and liquid crystal 9. Consequently, the capacity between a pixel electrode 34D corresponding to the pixel in the 1st column in the 2nd row and the pixel electrode 34D corresponding to the adjacent pixel in the 2nd column in the 2nd row is small enough nearly to ignore. Further, crosstalk between signal voltages that adjacent pixel electrodes 34 hold is reduced.



LEGAL STATUS

[Date of request for examination]

15.10.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-10569

(43)公開日 平成10年(1998) 1月16日

(51) Int.Cl.⁸

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 2 F 1/136

1/1333

505

G 0 2 F 1/136

1/1333

505

審査請求 未請求 請求項の数2 FD (全 7 頁)

(21)出願番号

特顧平8-182765

(71)出願人 000005016

パイオニア株式会社

(22)出顧日

平成8年(1996)6月24日

東京都目黒区目黒1丁目4番1号

(72)発明者 吉成 正樹

山梨県中巨摩郡田富町西花輪2680番地 パ


イオニア株式会社内

(54) 【発明の名称】 反射型液晶表示装置

(57)【要約】

【課題】 クロストークの発生を軽減できる反射型液晶表示装置を提供することを目的とする。

【解決手段】 半導体基板と、該半導体基板に対向配置された透明基板と、該両基板間に封止された液晶層と、該半導体基板上に画素配列に対応してマトリクス状に形成された複数のスイッチング素子と、該スイッチング素子の上方に該画素配列に対応しかつ間隙を介してマトリクス状に形成された複数の画素電極を有する反射型液晶表示装置であって、各画素の間隙を充填しかつ画素電極を被覆する誘電体層を有し、誘電体層が液晶層より充分比誘電率の低い材料からなるととを特徴とする反射型液晶表示装置。



【特許請求の範囲】

【請求項1】 半導体基板と、該半導体基板に対向配置 された透明基板と、該両基板間に封止された液晶層と、 該半導体基板上に画素配列に対応してマトリクス状に形 成された複数のスイッチング素子と、該スイッチング素 子の上方に該画素配列に対応しかつ間隙を介してマトリ クス状に形成された複数の画素電極を有する反射型液晶 表示装置であって、前記間隙を充填しかつ前記画素電極 を被覆する誘電体層を有し、前記誘電体層が前記液晶層 反射型液晶表示装置。

【請求項2】 前記誘電体層は、シリコン酸化物よりな ることを特徴とする請求項1記載の反射型液晶表示装

【発明の詳細な説明】

[0001]

[0001]

[0002]

【発明の属する技術分野】本発明は、反射型液晶表示装 置に関する。

[0003]

[0002]

[0004]

【従来の技術】従来の反射型液晶表示装置の概略断面構 造図を図3に示す。同図において、反射型液晶表示装置 は、シリコン基板101とこれに対向するガラス基板1 02との間に液晶層103を封入したものである。との シリコン基板101上には、それぞれソース104a、 ゲート104b、ドレイン104cの各電極を有する、 マトリクス状に配線接続されたMOS FET (スイッ チング素子) 104 が形成され、それぞれMOS FE T104を被覆する絶縁層105と、絶縁層105上に 間隙106を介してマトリクス状に配置されたアルミニ ウムからなり反射膜を兼ねる画素電極107に対応して 接続形成されている。一方、ガラス基板102上には、 透明電極108が形成されている。

[0005]

[0003]

[0006]

【発明が解決しようとする課題】ところで、上述の反射 40 有してなるものである。 型液晶表示装置では、画素電極間の間隙106が比誘電 率の高い液晶で満たされているので、隣接する画素電極 間の容量が大きい。従って、ある画素の電圧が入力信号 に応じて変化すると、隣接する画素の電極が同時に変化 し、クロストークが発生することとなる。

[0007]

【0004】本発明は上述の事情に鑑みてなされたもの であり、クロストークの発生を軽減できる反射型液晶表 示装置を提供することを目的とする。

[0008]

[0005]

[0009]

【課題を解決するための手段】請求項1記載の発明は、 半導体基板と、該半導体基板に対向配置された透明基板 と、該両基板間に封止された液晶層と、該半導体基板上 に画素配列に対応してマトリクス状に形成された複数の スイッチング素子と、該スイッチング素子の上方に該画 素配列に対応しかつ間隙を介してマトリクス状に形成さ れた複数の画素電極を有する反射型液晶表示装置であっ より充分比誘電率の低い材料からなることを特徴とする 10 て、各画素の間隙を充填しかつ画素電極を被覆する誘電 体層を有し、誘電体層が液晶層より充分比誘電率の低い 材料からなることを特徴とする。

[0010]

【0006】また、請求項2記載の発明は、請求項1記 載の反射型液晶表示装置において、誘電体層は、シリコ ン酸化物よりなることを特徴とする。

[0011]

[0007]

[0012]

【作用】本発明は以上のように構成したので、画素配列 に対応してマトリクス状に形成された複数のスイッチン グ素子の上方において、該画素配列に対応して形成され る各画素電極間の間隙が、液晶層より充分比誘電率の低 い材料、例えばシリコン酸化物などで充填されるので、 各画素電極間の電気的容量が小さくなり、クロストーク が軽減される。

[0013]

[0008]

[0014]

【発明の実施の形態】本発明の反射型液晶表示装置の一 実施形態について、その具体的な構成を図面を引用して 説明する。図1は、本発明の一実施形態における反射型 液晶パネルの断面の模式図であり、複数画素の内の或画 素部分を拡大した図である。

[0015]

【0009】との反射型液晶表示装置は、表示パネル が、P型のシリコン基板1と、一部にスペーサ等を介在 させてシリコン基板1に対向するガラス基板6と、これ らの基板間に真空吸引等によって封入された液晶9とを

[0016]

【0010】ガラス基板6は、液晶9側表面上に、コモ ン電圧に保持される又は接地されるIT〇等の透明電極 7と、斜め蒸着したシリコン酸化物からなる配向膜8と が積層して形成されている。なお、ブラックマトリクス は除かれたものとなっている。また、配向膜8はポーラ ス状となっている。液晶9は、垂直配列タイプのネマチ ック液晶である。

[0017]

50 【0011】シリコン基板1は、液晶9側表面上に、マ

3

トリクス状に配列された画素の1つに対応して、ソース 11がソースライン31Sを介してデータ信号を受け、 ポリシリコンゲート12がスキャン信号を受け、ドレイ ン13がドレインライン31Dに接続されたPチャネル MOSトランジスタ10及びソース21がソースライン 31 Sを介してデータ信号を受け、ポリシリコンゲート 22がスキャン信号を受け、ドレイン23がドレインラ イン31Dに接続されたNチャネルMOSトランジスタ 20と、これの上方の画素電極層34内において互いに れた画素電極34Dと、それぞれ配線層31、32、3 3内にパターン形成されて、PチャネルMOSトランジ スタ10、NチャネルMOSトランジスタ20の各ドレ イン13、23と画素電極34Dとを接続するドレイン ライン31D、32D、33Dとが設けられたものであ る。また、他の画素電極に対応する部分も同様に形成さ れる。

[0018]

【0012】また、PチャネルMOSトランジスタ10 及びNチャネルMOSトランジスタ20の各層と、各配 20 線層31、32、33と、画素電極層34との間には、 絶縁膜40及び層間絶縁膜41、42、43が交互に積 層して設けられている。

[0019]

【0013】 ここで、配線層31、32、33は、アル ミニウム (AL) 膜で形成されている。画素電極層34 は、透明電極7に生じる標準電極電位と略同一の標準電 極電位を生じる材料、例えばタングステン(W)、チタ ン(Ti)などにより形成される。また、絶縁膜40及 トガラス(PSG)膜で形成されており、全層同じ材質 のものとなっている。

[0020]

【0014】さらに、画素電極層34上には、各画素電 極34Dの間隙54を充填しかつ画素電極34Dを被覆 する誘電体層53が形成され、さらに誘電体層53上に は、入射光を反射する誘電体ミラー51と、斜め蒸着し たシリコン酸化物からなる配向膜52とが順次積層され て形成されている。なお、誘電体層53は、誘電体ミラ -51及び液晶9より充分比誘電率の低い誘電体材料、 例えばSiO, などが用いられる。また、誘電体ミラー 51は、例えば、TiO, とSiO, が交互にEB蒸着 されて積層された多層膜などで構成され、ポーラス状と なっている。また、配向膜52もポーラス状となってい る。

[0021]

【0015】ダミーパターン32F、33F等は、互い に隣接する画素電極34Dの間隙の下方に設けられて、 漏れた入射光がトランジスタ10、20に到達しないよ うに遮光を行うものである。

【0022】以上のような構造を採用したことから、本 実施形態における反射型液晶表示装置は、一般的なCM OS製造用のシリコンプロセスや液晶パネル製造プロセ スによって形成することができる。

【0023】尚、上述の実施形態では、反射膜として誘 電体ミラーを備える構成を例示したが、誘電体ミラーを 設けずに画素電極が反射膜を兼ねる構成としても良い。 [0024]

【0016】本実施形態における反射型液晶表示装置の 隣接し僅かな間隙54で分離されて密にパターン形成さ 10 具体的な動作を、図面を引用して説明する。図2は、本 発明の一実施形態における反射型液晶表示装置の等価回 路のブロック図である。同図において、液晶9の駆動 は、線順次駆動のアクティブマトリクス方式で行われ る。即ち、列電極駆動回路から1水平走査線に相当する 各列ごとのデータ信号がデータラインA1 ~Anにパラ レル出力されると共に、行電極駆動回路からその走査線 に該当する行のスキャン信号の正負パルスが、スキャン ラインX1、Y1等に順次出力される。とのパルス出力 は、水平走査の度にスキャンラインX1 、Y1 からスキ ャンラインX2、Y2 さらにスキャンラインX3、Y3 と順に遷移する。

[0025]

【0017】 ここで、2行1列目の画素を例にとると、 この画素では、PチャネルMOSトランジスタ10がス キャンラインX2 を介してポリシリコンゲート12に負 のスキャンパルスを受け、同時にNチャネルMOSトラ ンジスタ20がスキャンラインY2を介してポリシリコ ンゲート22に正のスキャンパルスを受けると、Pチャ ネルMOSトランジスタ10及びNチャネルMOSトラ び層間絶縁膜41、42、43は、例えばリンシリケー 30 ンジスタ20が共にオンして、ソース11、21とドレ イン13、23が導通する。

[0026]

【0018】すると、データラインA1上に出力された データ信号の電圧は、ソースライン318と、Pチャネ ルMOSトランジスタ10及びNチャネルMOSトラン ジスタ20と、ドレインライン31D、32D、33D とを介して、画素電極34Dに印加される。次に、Pチ ャネルMOSトランジスタ10のゲート12及びNチャ ネルMOSトランジスタ20のゲート22に接地電位が ED加されると、PチャネルMOSトランジスタ10及び NチャネルMOSトランジスタ20が共にオフして、画 素電極3 4 Dにデータ信号の電圧が保持される。

[0027]

【0019】そして、との画素電極34Dの印加電圧と 透明電極7のコモン電圧との電圧差に応じて、画素電極 34 D上部における部分の液晶 9 が偏光状態を変えるの で、図示しない光源から投射された入射光に対する図示 しない投射面への反射光の割合を制御することができ る。他の画素に関しても同様である。

50 [0028]

【0020】かかる構造及び動作の反射型液晶表示装置では、例えば先に示したスキャンラインをX2、Y2を駆動する際に、データラインA1及びA2をパラレル出力することによって、2行1列目及び隣接する2行2列目の画素に対応する液晶9の部位の偏光状態を共に変える場合を考えると、2行1列目の画素に対応する画素電極34Dと関接する2行2列目の画素に対応する画素電極34Dの間隙が、誘電体ミラー51及び液晶9より充分比誘電率の低い誘電材料で充填された誘電体層53が形成されているので、2行1列目の画素に対応する画素 10電極34Dと隣接する2行2列目の画素に対応する画素 10電極34Dと隣接する2行2列目の画素に対応する画素 電極34D間の容量がほとんど無視できる小さな値となる。

[0029]

【0021】したがって、スキャン信号の正負パルスが、スキャンラインX2、 ?2 をスキャンして、2行1列目の画素に対応するトランジスタがスイッチングされて、2行1列目の画素に対応する画素電極34Dが、データラインA1に対応するトランジスタがスイッチングされて、2行2列目の画素に対応するトランジスタがスイッチングされて、2行2列目の画素に対応する画素電極34Dが、データラインA2に対応する信号電圧を保持する際に、2行1列目の画素に対応する画素電極34Dが保持する信号電圧が2行2列目の画素に対応するトランジスタのスイッチングによって同時に電圧変動することがない。したがって、隣接する画素電極34Dが保持する信号電圧間のクロストークが徹減する。

[0030]

[0022]

[0031]

【発明の効果】本発明は以上のように構成したため、画素配列に対応してマトリクス状に形成された複数のスイッチング素子の上方において、該画素配列に対応して形成される各画素電極間の間隙が、液晶層より充分比誘電率の低い材料、例えばシリコン酸化物などで充填されるので、各画素電極間の電気的容量が小さくなり、クロストークが軽減される。

【図面の簡単な説明】

【図1】本発明の一実施形態における反射型液晶パネル

の断面の模式図である。

【図2】本発明の一実施形態における反射型液晶表示装置の等価回路のブロック図である。

【図3】従来の反射型液晶表示装置の概略断面構造図で ある

【符号の説明】

1・・・・・シリコン基板

6・・・・ガラス基板

7・・・・透明電極

8 · · · · · · 配向膜 9 · · · · · 液晶

10・・・・PチャネルMOSトランジスタ

11 ソース

12・・・・ポリシリコンゲート

13・・・・ドレイン

20・・・・NチャネルMOSトランジスタ

21・・・ソース

22・・・・ポリシリコンゲート

23・・・・ドレイン

0 31・・・・配線層

32・・・・配線層

33・・・・配線層

31D・・・ドレインライン

318・・・ソースライン

32D・・・ドレインライン

32F・・・ダミーパターン 33D・・・ドレインライン

33F・・・ダミーパターン

34・・・・画素電極層

30 34D···画素電極

40・・・・絶縁膜

41・・・・層間絶縁膜

42・・・・層間絶縁膜

43・・・・層間絶縁膜


51・・・・誘電体ミラー

52・・・・配向膜


53・・・誘電体層

54・・・・間隙


【図1】



【図2】



[図3]



【手続補正書】

【提出日】平成9年3月24日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の詳細な説明

【補正方法】変更

【補正内容】

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、反射型液晶表示装置に関する。

[0002]

【従来の技術】従来の反射型液晶表示装置の概略断面構造図を図3に示す。同図において、反射型液晶表示装置は、シリコン基板101とこれに対向するガラス基板102との間に液晶層103を封入したものである。このシリコン基板101上には、それぞれソース104a、

ゲート104b、ドレイン104cの各電極を有する、マトリクス状に配線接続されたMOS FET (スイッチング素子) 104が形成され、それぞれMOS FE T104を被覆する絶縁層105と、絶縁層105上に間隙106を介してマトリクス状に配置されたアルミニウムからなり反射膜を兼ねる画素電極107に対応して接続形成されている。一方、ガラス基板102上には、透明電極108が形成されている。

[0003]

【発明が解決しようとする課題】ところで、上述の反射型液晶表示装置では、画素電極間の間隙106が比誘電率の高い液晶で満たされているので、隣接する画素電極間の容量が大きい。従って、ある画素の電圧が入力信号に応じて変化すると、隣接する画素の電極が同時に変化し、クロストークが発生することとなる。

【0004】本発明は上述の事情に鑑みてなされたものであり、クロストークの発生を軽減できる反射型液晶表示装置を提供することを目的とする。

[0005]

【課題を解決するための手段】請求項1記載の発明は、 半導体基板と、該半導体基板に対向配置された透明基板 と、該両基板間に封止された液晶層と、該半導体基板上 に画素配列に対応してマトリクス状に形成された複数の スイッチング素子と、該スイッチング素子の上方に該画 素配列に対応しかつ間隙を介してマトリクス状に形成された複数の画素電極を有する反射型液晶表示装置であって、各画素の間隙を充填しかつ画素電極を被覆する誘電 体層を有し、誘電体層が液晶層より充分比誘電率の低い 材料からなることを特徴とする。

【0006】また、請求項2記載の発明は、請求項1記載の反射型液晶表示装置において、誘電体層は、シリコン酸化物よりなることを特徴とする。

[0007]

【作用】本発明は以上のように構成したので、画素配列に対応してマトリクス状に形成された複数のスイッチング素子の上方において、該画素配列に対応して形成される各画素電極間の間隙が、液晶層より充分比誘電率の低い材料、例えばシリコン酸化物などで充填されるので、各画素電極間の電気的容量が小さくなり、クロストークが軽減される。

[8000]

【発明の実施の形態】本発明の反射型液晶表示装置の一 実施形態について、その具体的な構成を図面を引用して 説明する。図1は、本発明の一実施形態における反射型 液晶パネルの断面の模式図であり、複数画素の内の或画 素部分を拡大した図である。

【0009】 との反射型液晶表示装置は、表示パネルが、P型のシリコン基板1と、一部にスペーサ等を介在させてシリコン基板1に対向するガラス基板6と、これらの基板間に真空吸引等によって封入された液晶9とを

有してなるものである。

【0010】ガラス基板6は、液晶9側表面上に、コモン電圧に保持される又は接地される1TO等の透明電極7と、斜め蒸着したシリコン酸化物からなる配向膜8とが積層して形成されている。なお、ブラックマトリクスは除かれたものとなっている。また、配向膜8はポーラス状となっている。液晶9は、垂直配列タイプのネマチック液晶である。

【0011】シリコン基板1は、液晶9側表面上に、マ トリクス状に配列された画素の1つに対応して、ソース 11がソースライン31Sを介してデータ信号を受け、 ポリシリコンゲート12がスキャン信号を受け、ドレイ ン13がドレインライン31Dに接続されたPチャネル MOSトランジスタ10及びソース21がソースライン 31 Sを介してデータ信号を受け、ポリシリコンゲート 22がスキャン信号を受け、ドレイン23がドレインラ イン31Dに接続されたNチャネルMOSトランジスタ 20と、これの上方の画素電極層34内において互いに 隣接し僅かな間隙54で分離されて密にパターン形成さ れた画素電極34Dと、それぞれ配線層31、32、3 3内にパターン形成されて、PチャネルMOSトランジ スタ10、NチャネルMOSトランジスタ20の各ドレ イン13、23と画素電極34Dとを接続するドレイン ライン31D、32D、33Dとが設けられたものであ る。また、他の画素電極に対応する部分も同様に形成さ れる。

【0012】また、PチャネルMOSトランジスタ10及びNチャネルMOSトランジスタ20の各層と、各配線層31、32、33と、画素電極層34との間には、 絶縁膜40及び層間絶縁膜41、42、43が交互に積層して設けられている。

【0013】 ここで、配線層31、32、33は、アルミニウム(AL)膜で形成されている。画素電極層34は、透明電極7に生じる標準電極電位と略同一の標準電極電位を生じる材料、例えばタングステン(W)、チタン(Ti)などにより形成される。また、絶縁膜40及び層間絶縁膜41、42、43は、例えばリンシリケートガラス(PSG)膜で形成されており、全層同じ材質のものとなっている。

【0014】さらに、画素電極層34上には、各画素電極34Dの間隙54を充填しかつ画素電極34Dを被覆する誘電体層53が形成され、さらに誘電体層53上には、入射光を反射する誘電体ミラー51と、斜め蒸着したシリコン酸化物からなる配向膜52とが順次積層されて形成されている。なお、誘電体層53は、誘電体ミラー51及び液晶9より充分比誘電率の低い誘電体材料、例えばSiO2などが用いられる。また、誘電体ミラー51は、例えば、TiO2とSiO2が交互にEB蒸着されて積層された多層膜などで構成され、ボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。また、配向膜52もボーラス状となっている。

る。

【0015】ダミーバターン32F、33F等は、互いに隣接する画素電極34日の間隙の下方に設けられて、漏れた入射光がトランジスタ10、20に到達しないように遮光を行うものである。以上のような構追を採用したことから、本実施形態における反射型液晶表示装置は、一般的なCMOS製造用のシリコンプロセスや液晶パネル製造プロセスによって形成することができる。尚、上述の実施形態では、反射膜として誘電体ミラーを備える構成を例示したが、誘電体ミラーを設けずに画素電極が反射膜を兼ねる構成としても良い。

【0016】本実施形態における反射型液晶表示装置の具体的な動作を、図面を引用して説明する。図2は、本発明の一実施形態における反射型液晶表示装置の等価回路のブロック図である。同図において、液晶9の駆動は、線順次駆動のアクティブマトリクス方式で行われる。即ち、列電極駆動回路から1水平走査線に相当する各列ごとのデータ信号がデータラインA1~Anにバラレル出力されると共に、行電極駆動回路からその走査線に該当する行のスキャン信号の正負パルスが、スキャンラインX1、Y1等に順次出力される。このパルス出力は、水平走査の度にスキャンラインX1、Y1からスキャンラインX2、Y2さらにスキャンラインX3、Y3と順に選移する。

【0017】 CCで、2行1列目の画素を例にとると、 との画素では、PチャネルMOSトランジスタ10がス キャンラインX2を介してポリシリコンゲート12に負 のスキャンパルスを受け、同時にNチャネルMOSトラ ンジスタ20がスキャンラインY2を介してポリシリコ ンゲート22に正のスキャンパルスを受けると、Pチャ ネルMOSトランジスタ10及びNチャネルMOSトラ ンジスタ20が共にオンして、ソース11、21とドレ イン13、23が導通する。

【0018】すると、データラインA1上に出力されたデータ信号の電圧は、ソースライン31Sと、PチャネルMOSトランジスタ10及びNチャネルMOSトランジスタ20と、ドレインライン31D、32D、33Dとを介して、画素電極34Dに印加される。次に、PチャネルMOSトランジスタ10のゲート12及びNチャネルMOSトランジスタ20のゲート22に接地電位が印加されると、PチャネルMOSトランジスタ10及びNチャネルMOSトランジスタ20が共にオフして、画

素電極34Dにデータ信号の電圧が保持される。

【0019】そして、この画素電極34Dの印加電圧と透明電極7のコモン電圧との電圧差に応じて、画素電極34D上部における部分の液晶9が偏光状態を変えるので、図示しない光源から投射された入射光に対する図示しない投射面への反射光の割合を制御することができる。他の画素に関しても同様である。

【0020】かかる構造及び動作の反射型液晶表示装置では、例えば先に示したスキャンラインをX2、Y2を駆動する際に、データラインA1及びA2をパラレル出力することによって、2行1列目及び隣接する2行2列目の画素に対応する液晶9の部位の偏光状態を共に変える場合を考えると、2行1列目の画素に対応する画素電極34Dと隣接する2行2列目の画素に対応する画素電極34Dの間隙が、誘電体ミラー51及び液晶9より充分比誘電率の低い誘電材料で充填された誘電体層53が形成されているので、2行1列目の画素に対応する画素電極34Dと隣接する2行2列目の画素に対応する画素電極34Dと隣接する2行2列目の画素に対応する画素電極34D間の容量がほとんど無視できる小さな値となる

【0021】したがって、スキャン信号の正負バルスが、スキャンラインX2、Y2をスキャンして、2行1列目の画素に対応するトランジスタがスイッチングされて、2行1列目の画素に対応する画素電極34Dが、データラインA1に対応する信号電圧を保持すると共に、2行2列目の画素に対応するトランジスタがスイッチングされて、2行2列目の画素に対応する信号電圧を保持する際に、2行1列目の画素に対応する画素電極34Dが、データラインA2に対応する信号電圧を保持する際に、2行1列目の画素に対応する直素電極34Dが保持する信号電圧が2行2列目の画素に対応するトランジスタのスイッチングによって同時に電圧変動することがない。したがって、隣接する画素電極34Dが保持する信号電圧間のクロストークが激減する。

[0022]

【発明の効果】本発明は以上のように構成したため、画素配列に対応してマトリクス状に形成された複数のスイッチング素子の上方において、該画素配列に対応して形成される各画素電極間の間隙が、液晶層より充分比誘電率の低い材料、例えばシリコン酸化物などで充填されるので、各画素電極間の電気的容量が小さくなり、クロストークが軽減される。